搜索
高速串行總線的信號完整性驗證一般來講，電子產品的設計都離不開以下幾個部分：電源、時鐘、復位信號、總線和接口，正是這些各個部分的信號連接著整個系統，也是決定系統穩定性的重要角色之一。系統的穩定性和設計質量的好壞，從信號本身的角度可以看出絲許端倪，其實這也就是信號完整性研究的內容...
2014/09/22
8528
用串行RapidIO交換處理高速電路板設計的信號完整性信號完整性(SI)問題正成為數字硬件設計人員越來越關注的問題。由于無線基站、無線網絡控制器、有線網絡基礎架構及軍用航空電子系統中數據速率帶寬增加，電路板的設計變得日益復雜...2014/09/1611787- 串行總線設計相關優勢特點解析方案隨著目前對通信和計算機系統速度與帶寬的需求不斷上升，系統設計師正面臨著嚴峻的考驗。按時序進行測試的并行總線結構已接近其能力的極限，總線寬度現達到 64位以上，致使電路布局異常復雜...2014/09/165470
