搜索
高速PCB設(shè)計指南之四：高速數(shù)字系統(tǒng)的串音控制隨著切換速度的加快，現(xiàn)代數(shù)字系統(tǒng)遇到了一系列難題，例如：信號反射、延遲衰落、串音、和電磁兼容失效等等。當(dāng)集成電路的切換時間下降到5納秒或4納秒或更低時，印刷電路板本身的固有特性開始顯現(xiàn)出來。不幸的是，這些特性是有害的，在設(shè)計過程中應(yīng)該盡量設(shè)法避開...
2015/03/11
8185- 完美的串擾設(shè)計原則分析隨便問一位硬件設(shè)計人員：松散耦合的帶狀線對跟緊密耦合的帶狀線對，哪一種會帶來更少的通道間差分串擾。99%的人會選擇后者。但他們錯了...2015/01/276665
- 抑制PCB板導(dǎo)線串擾設(shè)計的布線技巧抑制PCB電路板的導(dǎo)線串擾設(shè)計布線時要避免平等走線。只要有集成電路等電子元器件，可以為它們之間的電氣互連，為了抑制PCB電路板導(dǎo)線之間的串擾...2014/11/016077
- 高速PCB串擾分析及其最小化數(shù)字系統(tǒng)設(shè)計已經(jīng)進入了一個新的階段。許多過去處于次要地位的高速設(shè)計問題，現(xiàn)在已經(jīng)對于系統(tǒng)性能具有關(guān)鍵的影響。包括串擾在內(nèi)的信號完整性問題帶來了設(shè)計觀念、設(shè)計流程及設(shè)計方法的變革。面對新的挑戰(zhàn)，對于串擾噪聲而言，最關(guān)鍵的就是找出那些對系統(tǒng)正常運行真正有影響的網(wǎng)絡(luò)，而不是盲目的對所有網(wǎng)絡(luò)進行串擾噪聲的抑制，這也是和有限的布線資源相矛盾的...2014/09/227163
- 高速串行總線的信號完整性驗證一般來講，電子產(chǎn)品的設(shè)計都離不開以下幾個部分：電源、時鐘、復(fù)位信號、總線和接口，正是這些各個部分的信號連接著整個系統(tǒng)，也是決定系統(tǒng)穩(wěn)定性的重要角色之一。系統(tǒng)的穩(wěn)定性和設(shè)計質(zhì)量的好壞，從信號本身的角度可以看出絲許端倪，其實這也就是信號完整性研究的內(nèi)容...2014/09/228536
