搜索
高速PCB的終端端接在高速PCB數字電路系統中，傳輸線上阻抗不匹配會造成信號反射，并出現過沖、下沖和振鈴等信號畸變，而當傳輸線的時延TD大于信號上升時間RT的20％時，反射的影響就不能忽視了，不然將帶來信號完整性問題...
2014/09/19
6853- 如何避免高速PCB設計中傳輸線效應？很好地解決信號完整性問題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對復雜的設計采用一個信號層配一個地線層是十分有效的方法。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術"Build-up"設計制做PCB來實現...2014/09/196081
- 基于信號完整性分析的高速PCB設計信號完整性是指電路系統中信號的質量。如果在要求的時間內，信號能夠不失真地從源端傳送到接收端，就稱該信號是完整的。隨著半導體工藝的迅猛發展、IC開關輸出速度的提高，信號完整性問題(包括信號過沖與下沖、振鈴、反射、串擾、地彈等)已成為高速PCB設計必須關注的問題之一...2014/09/199422
- 基于高速PCB互連設計中的測試技術講解PCB互連設計技術包括測試、仿真以及各種相關標準，其中測試是驗證各種仿真分析結果的方法和手段。優秀的測試方法和手段是保證PCB互連設計分析的必要條件，對于傳統的信號波形測試，主要應當關注的是探頭引線的長度...2014/09/188249
- 高速PCB可控性與電磁兼容性設計隨著系統設計復雜性和集成度的大規模提高，電子系統設計師們正在從事100MHZ以上的電路設計，總線的工作頻率也已經達到或者超過50MHZ，有的甚至超過100MHZ。目前約50% 的設計的時鐘頻率超過50MHz，將近20% 的設計主頻超過120MHz...2014/09/186204
