搜索
高速PCB設(shè)計(jì)指南之四：高速數(shù)字系統(tǒng)的串音控制隨著切換速度的加快，現(xiàn)代數(shù)字系統(tǒng)遇到了一系列難題，例如：信號(hào)反射、延遲衰落、串音、和電磁兼容失效等等。當(dāng)集成電路的切換時(shí)間下降到5納秒或4納秒或更低時(shí)，印刷電路板本身的固有特性開始顯現(xiàn)出來(lái)。不幸的是，這些特性是有害的，在設(shè)計(jì)過(guò)程中應(yīng)該盡量設(shè)法避開...
2015/03/11
8183- 完美的串擾設(shè)計(jì)原則分析隨便問(wèn)一位硬件設(shè)計(jì)人員：松散耦合的帶狀線對(duì)跟緊密耦合的帶狀線對(duì)，哪一種會(huì)帶來(lái)更少的通道間差分串擾。99%的人會(huì)選擇后者。但他們錯(cuò)了...2015/01/276664
- 抑制PCB板導(dǎo)線串擾設(shè)計(jì)的布線技巧抑制PCB電路板的導(dǎo)線串擾設(shè)計(jì)布線時(shí)要避免平等走線。只要有集成電路等電子元器件，可以為它們之間的電氣互連，為了抑制PCB電路板導(dǎo)線之間的串擾...2014/11/016075
- 高速PCB串擾分析及其最小化數(shù)字系統(tǒng)設(shè)計(jì)已經(jīng)進(jìn)入了一個(gè)新的階段。許多過(guò)去處于次要地位的高速設(shè)計(jì)問(wèn)題，現(xiàn)在已經(jīng)對(duì)于系統(tǒng)性能具有關(guān)鍵的影響。包括串擾在內(nèi)的信號(hào)完整性問(wèn)題帶來(lái)了設(shè)計(jì)觀念、設(shè)計(jì)流程及設(shè)計(jì)方法的變革。面對(duì)新的挑戰(zhàn)，對(duì)于串擾噪聲而言，最關(guān)鍵的就是找出那些對(duì)系統(tǒng)正常運(yùn)行真正有影響的網(wǎng)絡(luò)，而不是盲目的對(duì)所有網(wǎng)絡(luò)進(jìn)行串擾噪聲的抑制，這也是和有限的布線資源相矛盾的...2014/09/227162
- 高速串行總線的信號(hào)完整性驗(yàn)證一般來(lái)講，電子產(chǎn)品的設(shè)計(jì)都離不開以下幾個(gè)部分：電源、時(shí)鐘、復(fù)位信號(hào)、總線和接口，正是這些各個(gè)部分的信號(hào)連接著整個(gè)系統(tǒng)，也是決定系統(tǒng)穩(wěn)定性的重要角色之一。系統(tǒng)的穩(wěn)定性和設(shè)計(jì)質(zhì)量的好壞，從信號(hào)本身的角度可以看出絲許端倪，其實(shí)這也就是信號(hào)完整性研究的內(nèi)容...2014/09/228535
