電子產(chǎn)業(yè)一站式服務平臺
技術(shù)中心
首頁>技術(shù)中心>詳情
高速電路設(shè)計之阻抗控制與阻抗計算
2014/09/26
Lee
0
7913
阻抗控制目的:
為了最小化反射的負面影響，一定要有解決辦法去控制它們。本質(zhì)上，有三個方法可以減輕反射的負面影響。
第一個方法是降低系統(tǒng)頻率以便在另一個信號加到傳輸線上之前傳輸線的反射達到穩(wěn)態(tài)，這個對于高速系統(tǒng)通常是不可能的，因為它需要降低操作頻率，成為低速系統(tǒng)。
第二個方法縮短PC B走線以便反射在短時間達到穩(wěn)態(tài)，這也是不實際的因為通常這樣做會增加PC B板層，成本提高很多。此外縮短走線在某種情況下在物理上也是不可能的。
第三個方法就是在傳輸線的兩端用等于線的特征阻抗的阻抗端接傳輸線以排除反射。
阻抗控制目的:
控制信號傳輸路徑特征阻抗保持恒定，反射系數(shù)為0，意味著傳輸路徑上沒有反射，這種情況就稱為阻抗匹配。此時信號將理想地傳遞到終端。
PCB跡線阻抗控制:
組件自身可以顯示特性阻抗，因此必須選擇PC B跡線阻抗來匹配使用中的所有邏輯系列的特性阻抗（對于 CMOS 和TTL，特性阻抗的范圍是 50 到 110 歐姆）。為了最好地將信號從源傳送到負載，跡線阻抗必須匹配發(fā)送設(shè)備的輸出阻抗和接收設(shè)備的輸入阻抗。
如果連接兩個設(shè)備的的 PCB 跡線的阻抗不匹配設(shè)備的特性阻抗，在負載設(shè)備可以進入新的邏輯狀態(tài)之前將會發(fā)生多次反射。結(jié)果將可能導致高速數(shù)字系統(tǒng)中的切換時間或隨機錯誤增加。為此線路設(shè)計工程師和 PCB 設(shè)計廠商必須仔細指定跡線阻抗值及其誤差。
所以阻抗控制技術(shù)在高速PCB設(shè)計中顯得尤其重要。阻抗控制技術(shù)包括兩個含義：①阻抗控制的PCB信號線是指沿高速PCB信號線各處阻抗連續(xù)，也就是說同一個網(wǎng)絡(luò)上阻抗是一個常數(shù)。②阻抗控制的PCB板是指PCB板上所有網(wǎng)絡(luò)的阻抗都控制在一定的范圍以內(nèi)如20~75Ω。線路板成為“可控阻抗板”的關(guān)鍵是使所有線路的特性阻抗?jié)M足一個規(guī)定值，通常在25歐姆和70歐姆之間。
......
更多內(nèi)容：點擊下載
上一篇：一種漸薄型孔無銅原因分析
下一篇：EMI/EMC設(shè)計秘籍——電子產(chǎn)品設(shè)計工程師必備手冊